DEVOCEAN

근 챗GPT를 시작으로 인공지능 활용이 일반화되면서 고성능 메모리 반도체에 대한 수요가 증가할 것이라는 기대감이 커지고 있습니다.

그리고 AI 기술이 챗GPT와 같은 텍스트 기반의 대화 처리에서 텍스트, 이미지, 음성 등을 동시에 처리하는 Multimodal로 진화하면 메모리 수요는 폭발적으로 증가할 것으로 예상됩니다.

이와 같은 기술 트렌드에 대응하기 위해 NAND 플래시 메모리 성능은 지속적으로 높아지고 있고 Chip Size는 감소하고 있습니다.

SK하이닉스는 Chip Size를 획기적으로 줄일 수 있는 4D NAND를 세계 최초로 개발했습니다.

이번 세션에서는 4D NAND의 개념과 도입 배경 및 주요 설계 기술에 대해서 말씀드리고,

4D NAND의 사례로서 SK하이닉스가 올해 세계 최대 반도체 학회인 ISSCC에 발표한 321단 1Tb TLC를 소개해 드리겠습니다.

■ 발표자 소개

박강우 (SK하이닉스)

SK하이닉스 입사 후 14년간 NAND 설계 업무를 하면서 NAND의 발전을 직관하였습니다.

Cell 구조는 2-Dimension에서 4-Dimemsion으로, Cell 당 2-bit을 저장하던 MLC에서 4-bit을 저장하는 QLC로 발전하였고, Input/Output Speed도 DDR 초기 200MB/s에서 2400MB/s로 크게 향상되었습니다.

선후배 엔지니어들이 힘을 모아 이룬 큰 업적에, 미약하게나마 기여했다는 점에 자부심을 느낍니다.

경력 :

• 2010.01 입사 (NAND Flash설계, Designer)

• 2D 16nm MLC 설계

• 3D NAND 96단/176단 QLC 설계

• 3D NAND 3xx단 TLC 설계

전문분야 : NAND Circuit Design, NAND Algorithm Design, NAND Fail Analysis